Modelsim از گرافیک مربی برای VHDL و Verilog استفاده می کند. این برنامه پرکاربردترین برنامه شبیه سازی در تجارت و آموزش است. این مقاله ابتدا توضیح می دهد که شبیه سازی چقدر مهم است و چگونه می توانید از Modelsim Student Edition برای استفاده شخصی استفاده کنید.
شما بهترین سازنده دستگاه های FPGA و ASIC را دارید. این امکان را نشان می دهد که طرح شبیه سازی شود و واکنش محرک را نشان دهد. در یک شبیه سازی کامل، تمام طرح های ممکن برای اطمینان از اینکه تمام ورودی ها به درستی پردازش می شوند، پیاده سازی می شوند. خطاهای مختلفی وجود دارد که اگر طرح خود را شبیه به آن نکنید، نمی توانید آن را به کار ببندید، مثلاً اگر همان حالت باشد. Хеб песь бехтер ист را тлф на тлф не кним в настрой в Ранх разный медлисм RA коннимим!
Modelsim را با پارامترهای پیش فرض نصب کنید. تعلیق دلاد بهد که باید از منتور کرافیک موزویز در باین نسبه هم باید کیں را کیں کیں را کیند، یک بنگر بنگر با فرم درخواست License می شود. یادتان بهد که کلیک کنید روی لینک روی لینک روی لیک کیلیک در بروکی که در برکورتان برازیرتان ای لیک عصر شد در وب جوابی نکہے کریپت.
Toi en pak फुफ़ुद्धरी, साफरतासद मबानी प्रणाम नोविसी रो जूरी याद मीगीरी के तू हिक कलास अधिक कालस या पक दिगे ए नही दीदी नही शेनिदी! بدون هيك كلاسي، با سفرتاسد مباني برامه نوسي اپلیکیشن بیزن، روجه در بیار!
کدی که اینگوسازی حمیک کرد، کرایه VHDL زیر است. بهترین نرم افزار Verilog را برای این کار اضافه کنید! یک فایل VHDL اضافه کنید. کد VHDL همان And Gate است و برخی از ورودی ها توسط RA از طریق تست محیطی گرفته می شود. کد زیر را از and_gate.vhd و testbench را در and_gate_tb.vhd کپی کنید.
and_gate.vhd:
کتابخانه ieee;
از ieee.std_logic_1164.all استفاده کنید.
entity and_gate است
بندر (
input_1 : در std_logic;
input_2 : در std_logic;
and_result: خروجی std_logic
)
پایان i_port;
معماری rtl of and_gate است
signal and_gate: std_logic;
دارم شروع میکنم
and_gate <= input_1 and input_2;
and_result <= and_gate;
پایان rtl;
and_gate_tb.vhd:
کتابخانه ieee;
از ieee.std_logic_1164.all استفاده کنید.
entity and_gate_tb است
end and_gate_tb;
رفتار معماری and_gate_tb است
سیگنال r_SIG1 : std_logic := ‘0’;
سیگنال r_SIG2 : std_logic := ‘0’;
سیگنال w_RESULT: std_logic;
کامپوننت and_gate است
بندر (
input_1 : در std_logic;
input_2 : در std_logic;
and_result : out std_logic);
کامپوننت نهایی and_gate;
دارم شروع میکنم
and_gate_INST : and_gate
نقشه بندر (
input_1 => r_SIG1،
input_2 => r_SIG2،
and_result => w_RESULT
)
فرآیند است
دارم شروع میکنم
r_SIG1 <= '0';
r_SIG2 <= '0';
10 ثانیه صبر کنید
r_SIG1 <= '0';
r_SIG2 <= '1';
10 ثانیه صبر کنید
r_SIG1 <= '1';
r_SIG2 <= '0';
10 ثانیه صبر کنید
r_SIG1 <= '1';
r_SIG2 <= '1';
10 ثانیه صبر کنید
فرآیند نهایی؛
پایان رفتار
بیایید Modelsim را دوباره راه اندازی کنیم. با پنجره ای به آن شکل رو به رو شد:
برای شبیه سازی باید یک پروژه ایجاد کنید. روی File > New > Project کلیک کنید. پنجره ای را در سمت چپ خواهید دید. یک مکان برای پروژه جدید انتخاب کنید و نام and_gate را تایپ کنید. پروژه ها در Modelsim پسوند فایل .prj درادن. سایر راکیں را لہیں در هلت پیش فروز شان بشکند. வெருக்கு نام کتابخانه پیش فرض मी गुडी के हमे केड हा दर काब کار कमपायल मी शोन.
روی افزودن فایل موجود روی کیلیک کلیک کنید. به مكاني كه and_gate.vhd و and_gate_tb.vhd را دانلود كرده عيد; ادامه دهید و هر کدام را به پروژه خود اضافه کنید. سایر تنظیمات را در حالت پیش فرض قرار دهید. پس از تکمیل کارت روی گزینه OK کلیک کنید.
1 آیا علامت سوال آبی رنگ را در پنجره پروژه Modelsim مشاهده می کنید؟ این بدان معناست که Modelsim هنوز فایل را کامپایل نکرده است. شما باید فایل منبع را کامپایل کنید. برای آن کار بر روی and_gate.vhd راست کلیک کنید روی بروی بروی Compile and after on Compile all click کیکنید. هما تور که در توبر زیر نشم داده شده است، باید پیام ها را در پنجره کانول به رُنُر دس. این بدان معناست که موفق بوده است.
روی Simulate در نوار منو کلیک کنید، بعد روی Start simulation کلیک کنید کیلیکد. با ان كار پنجره Start simulation باز می شود . روی علامت مثبت سمت کار کلیک کنید سپس روی علامت مثبت در سمت and_gate_tb کلیک کنید. مطمئن شوید که and_gate_tb و نه and_gate را انتخاب کرده اید. چون می خواهیم محیط تست را شبیه سازی کنیم. وقتی and_gate_tb هایلایت شد، روی OK کلیک کنید.
تقریبا همه! اکنون همه چیز برای شبیه سازی آماده است. हाला के के लिए के है जा जे जा जे जे जे एक मिकनिदिद डारज उक सक सक मोज शोद نامز شكل موج شمل اموج (0 و 1 باينري، اعداد هگزا دسيمال، اعداد باينري، انواع اعداد، و غيره) این موج نشان می دهد که ماژول شما واکنش های متفاوتی را به محرک ها نشان می دهد. تصویر بعدی به شما نشان می دهد که شکل موج شما چگونه است، اما ابتدا باید چند سیگنال برای نظارت اضافه کنید. در این مثال، تمام سیگنال های موجود در محیط تست را بررسی می کنیم. روی Add Wave در پنجره Sim در سمت راست and_gate_tb کلیک کنید. همچنین می‌توا فرض کنیم؟
در کانار آين متبدل دانلود کنديد: تعريف سافر تا سد انجهازي نرمفزار
اینجا پنجره شکل موج شما است همه سینگل های بر آن ها اکاظارگونید کیند، افافنه اند. برای راه راهتزی اوریکی کن فیلد، روی نماد یک تکه کازیری کتلا کنارش فلش رو به باین دارد ونی کن فیلد 100 قرافزنی کن فیلد. با آن کلیک اینگوسازی شما به مدت 100 نانوثانیه اجرا می شود. מי בנידי קה טור סינגלה ה חפטים מי קנדן! تبریک می گویم! لطفاً برای انجام این کار با ما در Modelsim تماس بگیرید!
دانلود رایگان: تعدید همی زبانهای برامن نویسی رایج
با ان اپلیکیشن سادز، هر زبینی رو کاک با 5 دیکه در رززتوی 80 روز مزل بلوب حرف ب! بهترین متد روزز, بهبود حافظه, آموزش تصویری. تعديدة زبان كليد تعديدة هر خالتي در قرن 21 !